
Cadence Cerebrus 革命性的運用AI技術(shù),獨特的強化學(xué)習(xí)引擎,可以自動優(yōu)化軟件工具和芯片設(shè)計選項,提供更好的 PPA大大降低了工程端的負荷和整體流片時間。例如,Cadence Cerebrus 布局優(yōu)化功能,讓客戶超越普通人的設(shè)計潛力,縮小芯片尺寸。因此,Cadence Cerebrus 與完整的 Cadence 數(shù)字產(chǎn)品線的結(jié)合為工程設(shè)計提供了突破性的優(yōu)勢,從合成、設(shè)計到簽名的完整數(shù)字流程。
芯片采購網(wǎng)專注于整合國內(nèi)外授權(quán)IC代理商現(xiàn)貨資源,芯片庫存實時查詢,行業(yè)價格合理,采購方便IC芯片,國內(nèi)專業(yè)芯片采購平臺。
Cadence資深副總裁、數(shù)字與簽約事業(yè)集團總經(jīng)理滕晉慶(Chin-Chi Teng)博士表示:「我們一直在尋找?guī)椭蛻籼岣呱a(chǎn)力的新方法Cadence Cerebrus以其 AI 減少耗時的手動工作,使工程師能夠?qū)W⒂诟匾捻椖俊N覀兺瞥?Cadence Cerebrus在一年內(nèi),我們可以清楚地看到我們的客戶快速使用并開始實現(xiàn)產(chǎn)品的所有潛力。聯(lián)發(fā)科技和瑞薩電子等客戶獲得PPA 因此,它們現(xiàn)在已廣泛應(yīng)用于量產(chǎn)計劃中。」
聯(lián)發(fā)科技硅產(chǎn)品開發(fā)部高級副總經(jīng)理謝有慶表示:「我們致力于,我們致力于提供最好的 PPA,因此以AI為基礎(chǔ)的Cadence Cerebrus解決方案是我們最新先進工藝項目最合理的選擇。在SoC在模塊設(shè)計方面,Cadence Cerebrus 布局規(guī)劃優(yōu)化功能可縮小模塊芯片面積 將功耗降低6%5% 以上。提高生產(chǎn)力,PPA更優(yōu)化,更容易融入聯(lián)發(fā)科技CAD 流程等全面
瑞薩電子公司共享研發(fā) EDA 部門副總裁Toshinori Inoshita 表示:「我們需要能夠改進各種節(jié)點和設(shè)計類型PPA 采用和優(yōu)化自動化方法 Cadence Cerebrus 為了滿足我們所有特殊的設(shè)計需求,并取得了許多顯著的設(shè)計成果。在先進制程 CPU 在設(shè)計中,我們經(jīng)歷了更好的性能,在整體負時序中 (TNS) 提高了 75%。另外,我們采用Cadence Cerebrus 大大降低了關(guān)鍵 MCU 泄漏功率的設(shè)計,讓我們進一步提高性能和生產(chǎn)力,縮短流片時間。
- 2022年微處理器市場持續(xù)強勁,手機 MPU 領(lǐng)跑
- 寶馬集團和高通公司Arriver共同開發(fā)自動駕駛軟件解決方案,實現(xiàn)長期戰(zhàn)略合作
- Codasip激發(fā)創(chuàng)新,促進課程發(fā)展
- 新型4750系列多功能數(shù)據(jù)中心配電IEC連接器模塊
- 俄羅斯發(fā)起報復(fù),神秘組織突破美國網(wǎng)絡(luò),14個機場癱瘓
- ADI和Keysight強強聯(lián)手 加快部署控陣技術(shù)
- 幫助人工智能邁向新階段 YLearn因果學(xué)習(xí)開源項目重磅發(fā)布
- MiR自主移動機器人發(fā)布了《汽車行業(yè)內(nèi)部運輸自動化》白皮書
- 貿(mào)澤開售Phoenix Contact建筑智能連接器及組件
- 在時域、RF域和數(shù)字域中調(diào)試5G NR多通道系統(tǒng)
- 臺積電、聯(lián)電等中國臺灣半導(dǎo)體制造商將訪問印度
- DisplayPort 2.0:將有DP40與DP80兩種認證
