国产精品久久精品牛牛影视-国产精品久久精品视-国产精品久久九九-国产精品久久久-国产精品久久久99

美國(guó)時(shí)間4月21日，應(yīng)用材料公司舉辦了全新微縮之旅大師班。在此期間，我們重點(diǎn)討論了芯片制造商在未來(lái)幾年提高晶體管密度的兩條途徑。一是延續(xù)傳統(tǒng)摩爾定律的二維微縮，即使用EUV光刻和材料工程創(chuàng)造了更小的特性。另一種是設(shè)計(jì)技術(shù)的協(xié)同優(yōu)化（DTCO）以及三維技能，巧妙地優(yōu)化了邏輯單元的布局，以便在不改變光刻?hào)啪嗟那闆r下增加密度。本博客選取英文博客原文，回顧大師課程的技術(shù)精髓。

芯片采購(gòu)網(wǎng)專注于整合國(guó)內(nèi)外授權(quán)IC代理商現(xiàn)貨資源，芯片庫(kù)存實(shí)時(shí)查詢，行業(yè)價(jià)格合理，采購(gòu)方便IC芯片，國(guó)內(nèi)專業(yè)芯片采購(gòu)平臺(tái)。

回顧二維微縮的發(fā)展

眾所周知，傳統(tǒng)的摩爾定律二維微縮定義了芯片行業(yè)半個(gè)多世紀(jì)以來(lái)的技術(shù)發(fā)展路線圖。在丹納德2000年左右的微縮時(shí)代，我們每?jī)赡陮⒕�體管尺寸減少50%。用于控制晶體管開(kāi)關(guān)狀態(tài)的柵極，其長(zhǎng)度定義為節(jié)點(diǎn)：90納米、65納米等。我們將氧化柵極成比例縮小，芯片制造商享受性能、功率和面積成本(或PPAC)同步改進(jìn)�；仡欉^(guò)去，這些進(jìn)步是如此容易！

從2000年到2010年，柵極長(zhǎng)度和氧化柵極微縮達(dá)到極限：我們可以圖形化較小的特征，但沒(méi)有物理問(wèn)題，如柵極泄漏和接觸電阻，這將抵消降低面積成本帶來(lái)的性能和功率效益。因此，我們過(guò)渡到等效微縮節(jié)點(diǎn)名稱不再與實(shí)際尺寸掛鉤。轉(zhuǎn)而采用應(yīng)變硅和高K值金屬柵極等材料工程工藝。這樣，即使面積和成本（AC）我們?nèi)匀豢梢员３中阅芎凸β实母倪M(jìn)放緩（PP）”效益。2010年以后，三維FinFET結(jié)構(gòu)的誕生，使得PP和AC上一層樓。

當(dāng)光刻技術(shù)停留在193納米浸沒(méi)時(shí)，材料工程也發(fā)揮了作用——將單程圖形化限制在約80納米的格柵距離。雙圖形化和四圖形化分別使微縮能力進(jìn)一步達(dá)到40納米和20納米的格柵距離。

了解EUV(極紫外線)-使圖形更簡(jiǎn)單，但使布線更復(fù)雜

當(dāng)發(fā)展到5納米節(jié)點(diǎn)時(shí)，EUV該技術(shù)應(yīng)運(yùn)而生，實(shí)現(xiàn)了25納米格柵間距的圖形化。但是，想讓EUV更實(shí)用，需要新的材料工程技術(shù)。例如，在EUV在分辨率極限水平上，傳統(tǒng)的阻擋層填充方法很難用晶體管接觸通孔填充金屬。由于金屬布線面積太小，接觸電阻呈指數(shù)增加。同時(shí)，集成材料解決方案（Integrated Materials Solutions）選擇性接觸沉積有助于取消阻擋層，同時(shí)產(chǎn)生較寬的低電阻接觸點(diǎn)。

新的微縮方法及其挑戰(zhàn)

1.進(jìn)一步EUV微縮的方法

有沒(méi)有新的方法可以進(jìn)一步縮小尺寸？答案是肯定的，有以下兩條路:

● 持續(xù)的內(nèi)部微縮——延續(xù)傳統(tǒng)的二維摩爾定律。EUV光刻和材料工程創(chuàng)造了更小的特性。摩爾定律使3納米節(jié)點(diǎn)的邏輯密度增加了一半左右。

● 協(xié)同優(yōu)化采用技術(shù)（DTCO）巧妙優(yōu)化邏輯單元布局，提高3納米節(jié)點(diǎn)另一半的邏輯密度。

2.EUV材料工程面臨新的挑戰(zhàn)

使用EUV技術(shù)生成光子非常困難和昂貴。因此，我們應(yīng)該讓EUV光刻使用的光子數(shù)量只有深紫外刻蝕的十分之一。此外，我們使用它EUV蝕刻的圖形(如交替線條和間隔)會(huì)得多。EUV光刻膠的厚度也會(huì)大大降低，所以我們可以用更少的光子開(kāi)發(fā)光掩模圖形，這也有助于防止細(xì)圖形坍塌粘附。

在4月21日的大師課上，我們討論了使用EUV然后繼續(xù)芯片的微縮。前提是我們可以同時(shí)解決材料工程和測(cè)量方法的六個(gè)關(guān)鍵問(wèn)題，如下：

● 問(wèn)題1：糾正EUV光刻膠的隨機(jī)誤差

● 問(wèn)題二：減少EUV圖形化成本

● 問(wèn)題3：改進(jìn)EUV圖形涂層的精度

● 問(wèn)題4：確保光刻膠圖形在刻蝕晶圓前的保真度

● 問(wèn)題五:解決邊緣布局錯(cuò)誤

● 問(wèn)題六:利用大數(shù)據(jù)和人工智能加快進(jìn)展

協(xié)同優(yōu)化采用技術(shù)（DTCO）和環(huán)繞柵極（GAA）晶體管

如上所述，在3納米節(jié)點(diǎn)，50%的邏輯密度來(lái)自內(nèi)部微縮，即傳統(tǒng)的二維微縮。另外50%來(lái)自DTCO也就是說(shuō)，設(shè)計(jì)技術(shù)協(xié)同優(yōu)化。內(nèi)在微縮為行業(yè)服務(wù)了50多年，最近出現(xiàn)了DTCO有助于彌補(bǔ)傳統(tǒng)摩爾定律微縮的放緩。DTCO最新的方法是縮小邏輯單元，增加密度，提高面積成本。

1.認(rèn)識(shí)DTCO

DTCO 它是指在不改變光刻?hào)啪嗟那闆r下，巧妙地改變邏輯單元元件的布局，實(shí)現(xiàn)晶體管的進(jìn)一步微縮�，F(xiàn)在有幾種DTCO芯片設(shè)計(jì)中使用的技巧。例如，在隔離單個(gè)邏輯單元時(shí)，設(shè)計(jì)師用單擴(kuò)散代替雙擴(kuò)散，從而達(dá)到明顯的微縮效果。設(shè)計(jì)師還將每個(gè)晶體管的鰭片數(shù)從三個(gè)減少到兩個(gè)，稱為減鰭（fin depopulation）處理。同樣，設(shè)計(jì)師也在努力實(shí)現(xiàn)柵極上觸點(diǎn)（contact over gate），也就是說(shuō)，晶體管的電接觸從側(cè)面移到頂部。

在4月MMD代理在21日的大師課上，我們介紹了一項(xiàng)新的創(chuàng)新成果——圍欄極晶體管。它使用了它DTCO同時(shí)提高芯片的性能和功率。

2.了解環(huán)繞柵極晶體管

2010年，F(xiàn)inFET芯片設(shè)計(jì)標(biāo)志著從平面二維晶體管到三維晶體管的芯片設(shè)計(jì)。（GAA）晶體管將成為繼FinFET之后，芯片行業(yè)最大的設(shè)計(jì)轉(zhuǎn)型之一。

將GAA描述成“DTCO一種形式可能看起來(lái)不合常，但它確實(shí)符合DTCO的定義：GAA通過(guò)巧妙重排晶體管元件，在同一光刻?hào)啪嘞聦?shí)現(xiàn)高于FinFET邏輯密度。幸運(yùn)的是，陪伴GAA材料工程創(chuàng)新將大大提高功率和性能。下面我們將逐一介紹GAA節(jié)約面積的效果，探討延伸生長(zhǎng)和選擇性蝕刻的更多用途，并解釋集成材料解決方案（Integrated Materials Solutions）”如何令GAA晶體管占用更小的空間，發(fā)揮更大的作用。

概念上講，GAA就像是把FinFET晶體管旋轉(zhuǎn)90度。柵極環(huán)繞著所有的溝道——和只能從三面包圍的溝道FinFET再上一步。DTCO邏輯單元在X和Y方向會(huì)縮小。在保持性能不變的情況下，設(shè)計(jì)師可以大大降低面積成本。然而，他們可能更有可能采取另一種方法：加寬納米片以增加驅(qū)動(dòng)電流，從而提高25%的性能和25%的密度。

外延生長(zhǎng)和選擇性腐蝕GAA功率和性能有至關(guān)重要的影響

從制造的角度來(lái)看，GAA借了很多成熟的FinFET制造工藝。但關(guān)鍵區(qū)別在于如何確定和控制溝的寬度和均勻性。FinFET，通道寬度由光刻和刻蝕決定，并且常有易變性，這會(huì)降低晶體管的性能。GAA，通過(guò)更準(zhǔn)確的延伸生長(zhǎng)和選擇性的蝕刻來(lái)定義溝寬，從而實(shí)現(xiàn)更高的溝均勻性和晶體管性能。

GAA采用兩種外延生長(zhǎng)。快速全外延生長(zhǎng)（blanket epitaxy）用于沉積交替硅層和硅鍺層，形成納米片結(jié)構(gòu)。隨后，慢慢選擇性外延生長(zhǎng)（selective epitaxy）應(yīng)力工程設(shè)計(jì)應(yīng)用于納米片形結(jié)構(gòu)，以優(yōu)化晶體管的性能。最后，選擇性蝕刻用于去除硅鍺層——這些硅鍺層是犧牲層，僅用于輔助晶體管電子通道的形成。

集成材料解決方案：減少氧化柵極和高K值金屬柵極的新方法

通道需要進(jìn)一步設(shè)計(jì)，以提高晶體管的性能。我們需要從周圍的所有通道中沉積一個(gè)柵極氧化層。氧化柵極越薄，驅(qū)動(dòng)電流越高（優(yōu)化開(kāi)關(guān)性能），泄漏電流越低，從而減少功率浪費(fèi)和加熱。事實(shí)上，氧化柵極微縮已經(jīng)停滯多年，這一突破無(wú)疑是芯片制造商的好消息。

接下來(lái)，氧化柵極被高K值金屬柵極堆疊包圍，高K值金屬柵極堆疊負(fù)責(zé)控制晶體管開(kāi)關(guān)狀態(tài)。設(shè)計(jì)這種柵極其困難，因?yàn)镚AA溝通間距通常只有10納米，遠(yuǎn)小于FinFET溝間距。需要專門(mén)設(shè)計(jì)金屬柵極堆疊的寬度，以優(yōu)化芯片的功率和性能，針對(duì)特定的終端市場(chǎng)，從電池供電移動(dòng)設(shè)備到高性能服務(wù)器。行業(yè)需要一個(gè)解決方案，可以在很小的空間內(nèi)實(shí)現(xiàn)閾值調(diào)諧。

應(yīng)用材料公司已經(jīng)準(zhǔn)備好覆蓋最廣泛的領(lǐng)域GAA制造產(chǎn)品線包括新的生產(chǎn)步驟，包括外延生長(zhǎng)、原子層沉積和選擇性蝕刻，以及兩個(gè)新的制造理想GAA氧化柵極和金屬柵極的集成材料解決方案（Integrated Materials Solutions）。

多想想:晶體管和芯片還能縮小到什么程度？

回顧4月21日的全新微縮之旅大師課，詳細(xì)介紹了兩種微縮方法:使用EUV促進(jìn)傳統(tǒng)摩爾定律的二維微縮和使用DTCO技巧（如“GAA晶體管)。有了EUV，微縮所面臨的挑戰(zhàn)不是圖形化，而是隨著晶體管接觸點(diǎn)和布線的不斷縮小，電阻呈指數(shù)增長(zhǎng)。在美國(guó)時(shí)間5月26日的大師課上，我們將繼續(xù)討論這些挑戰(zhàn)，了解背面配電網(wǎng)絡(luò)和異構(gòu)集成。