比利時微電子研究中心（imec）本周舉行的2022年IEEE國際大型集成電路技術研討會（VLSI Symposium），從晶背供電的邏輯首次顯示IC布線方案采用奈米硅穿孔（nTSV）結構將晶圓前部組件連接到埋入式電源軌道（buried power rail）上。微縮鰭式場效晶體管（FinFET）通過這些埋入式電源軌道（BPR）性能不受晶背工藝的影響。
芯片采購網專注于整合國內外授權IC代理商現貨資源，芯片庫存實時查詢，行業價格合理，采購方便IC芯片，國內專業芯片采購平臺。
FinFET通過奈米硅穿孔的微縮組件（nTSV）與埋地電源軌道（BPR）連接到晶圓背面，使用嵌入式電源軌和通孔連接到晶圓正面（via to BPR；VBPR）電源超過主動區（metal over active；MOA）結構設計。
這種先進的布線方案可以分離電源線和信號線的配置，促進2nm持續微縮的邏輯芯片也能提高供電效率，進而提高系統性能。imec晶圓背面也導入了2.5D金屬-絕緣體-金屬（MIM）電容結構，芯片效率更好。
晶背供電設計能分離邏輯IC供電網絡和信號線可以減緩后期工藝布線堵塞的問題，優化供電效率。2019年imec該技術首次提出，不同的工藝方案也出現了。例如，2021年VLSI技術研討會，imec第一次展示晶背導線互連的例子，將奈米硅穿孔連接到晶圓正面M金屬層襯墊。
今年VLSI技術研討會，imec通過埋入式電源軌，將在其發表的論文中展示一套先進的集成方案FinFET將微縮組件連接到晶圓的正面和背面，創造了世界上第一個。imec的CMOS組件技術研究計劃主持人Naoto Horiguchi表示：「我們認為，從微縮組件和提高性能的角度來看，采用晶體背電源設計和導入嵌入式電源軌道是最有可能實現晶體背電源網絡的解決方案。這些電源軌道將芯片埋在前一個工藝中，并通過局部布線的結構設計來促進芯片的微縮�！�
然后他解釋:「在開發測試芯片時，我們將嵌入式電源軌的圖形從晶圓正面定義，然后將奈米硅穿孔連接到這些電源軌上，結果顯示FinFET組件性能不受晶背工藝影響，包括接合目標晶圓和承載晶圓、薄化晶背和320制造深度nm奈米硅穿孔。奈米硅穿孔與埋地電源軌垂直連接，每個穿孔間距僅200nm，不占用標準單元尺寸，可保證組件繼續微縮至2nm以下�！�
晶體背面供電設計有望從系統層面提高整體供電效率，特別是組件所需的功率密度繼續上升，供電電壓或IR壓降問題也越來越嚴重。imec的3D系統集成計劃VP Eric Beyne表示：「我們在2022 VLSI在技術研討會上發表的一篇論文在晶背過程中導入了一個2.5D柱狀MIM結構的去耦電容。透過這顆2.5D因此，電容的密度提高了4~5倍，IHVMTechnology代理R無電容(32.1%)和2D電容(23.5%)來得更低。這些分析結果來自一套實驗數據校正的IR壓降模擬架構。」
Eric Beyne總結：「我們的研究結果表明，晶圓背面具有高彈性的設計空間，可以吸引新的設計選擇來解決傳統的2D芯片微縮的痛點。此外，我們還展示了一些3D在剝離承載晶圓時，用功能晶圓代替系統級微縮技術的效率，如3D SOC邏輯組件堆棧的邏輯晶圓，底部的晶粒可以從晶體背面供電�！�
