有声小说,神武八荒一颗小说,怎么写网络小说

IBIS建模-第二部分：為什么以及如何創(chuàng)建自己IBIS模型

（2025年4月30日更新）

芯片采購網(wǎng)專注于整合國內外授權IC代理商現(xiàn)貨資源，芯片庫存實時查詢，行業(yè)價格合理，采購方便IC芯片，國內專業(yè)芯片采購平臺。

簡介

模擬在構建任何系統(tǒng)時都起著關鍵作用。它幫助設計師預測問題，然后避免耗時和昂貴的修改。我們的目標總是一次性成功！在模擬高速數(shù)字接口時，如果設計不當和簡單PCB接線可能會影響信號質量。IBIS模型用于表示設備的數(shù)字接口。

如IBIS本系列文章的第一部分，IBIS以表格形式列出的電流和電壓是一種行為模型(I-V)以及電壓和時間(V-T)數(shù)據(jù)描述了設備數(shù)字接口的電氣特性。IBIS模型應盡可能準確，無分析錯誤，以避免以后使用時出現(xiàn)問題。此外，數(shù)字接口的每個部件或設備都應提供可用性IBIS模型。當客戶需要時，可以直接從制造商的網(wǎng)頁上下載。但事實并非總是如此。對于IBIS模型用戶經(jīng)常遇到的問題之一是模型的可用性。當他們在設計中選擇的部件沒有時IBIS在模型中，其產品開發(fā)可能會受阻。

IBIS該模型最好由其制造商提供，但用戶也可以創(chuàng)建IBIS模型。本文介紹了如何使用。LTspice，基于SPICE創(chuàng)建最基本的模型IBIS模型。下面用IBIS建模手冊（IBIS 4.介紹0版)中的規(guī)格LTspice模擬設置。還介紹了如何使用定性和定量質量因素來驗證IBIS模型。

什么是最基本？IBIS模型？

幫助客戶使用LTspice創(chuàng)建基本的IBIS模型需要先定義基本一詞。基本的IBIS模型不僅取決于I/O模型關鍵字也取決于需要建模的數(shù)字緩沖器的類型。這意味著需要重新審視IBIS早期版本定義了緩沖模型的最低要求和當時建模的數(shù)字接口類型。事實證明，單端CMOS可使用緩沖器IBIS建模最簡單的數(shù)字IO一、本文將介紹。

圖1 3態(tài)CMOS緩沖器的IBIS模型

表1 基于Model_type的IBIS總結模型組件

Model_type

[封裝]

C_comp

[GND_ Clamp]

[Power_ Clamp]

[下拉]

[上拉]

V-T表

[斜坡]

輸入

—

3態(tài)

I/O

圖1顯示3態(tài)CMOS緩沖器IBIS模型結構。如第一部分所述，IBIS模型中的組件或關鍵字取決于模型類型。表1總結了基本列表IBIS模型來說，模型組件Model_type決定。

應用案例

在本文中，我們將使用假設ADxxxx器件的LTspice模型來創(chuàng)建IBIS模型。它是一個單輸入和單輸出數(shù)字緩沖器，可以引腳。因此，獲得IBIS模型將有兩個輸入（DIN1和EN）、三態(tài)輸出(DOUT1)。

一般來說，生成IBIS模型有五個基本步驟：

■ 建立預建模程序。

■ 對從SPICE從模型中提取C_comp、V-I和V-T數(shù)據(jù)進行LTspice仿真。

■ 格式化IBIS文件。

■ 使用IBIS分析器測試檢查文件。

■ 比較IBIS模型與SPICE模型在相同加載條件下的模擬結果。

IBIS模型提供典型數(shù)據(jù)、最小數(shù)據(jù)和最大數(shù)據(jù)。它們通過工作電源的電壓范圍、溫度和工藝來確定[HA1]為了簡潔起見，本文只討論典型條件。

Ibischk Golden Parser該系列可用于檢查IBIS模型是否一致IBIS規(guī)范。ibischk可執(zhí)行文件IBIS.ORG免費獲取網(wǎng)頁。本文采用集成。ibischk的第三方IBIS模型編輯軟件。

預建模程序

在開始模擬之前，用戶應下載設備的數(shù)據(jù)手冊并安裝它SPICE模型和LTspice文件。初步評估零件的數(shù)字接口數(shù)量和類型(如輸入、泄漏、三態(tài)等)。)通過確定零件。

工作電源電壓、工作溫度、集成電路根據(jù)設備數(shù)據(jù)手冊確定(IC)加載條件包裝類型、設備引腳排列、數(shù)字輸出順序規(guī)格（RLoad和/或CLoad），以及低電平輸入電壓的數(shù)字輸入(VINL)高電平輸入電壓(VINH)。ADxxx SPICE表2中列出了模型的指標參數(shù)。

所有關于設備數(shù)字接口的信息通過使用關鍵字收集到一個IBIS在文件中。關鍵字是IBIS如第一部分所述，模型中用括號包括的標識符。詳情請參閱本部分。

圖3 [Power_Clamp]和[GND_Clamp]關鍵字結構概念圖

[GND_Clamp]和[Power_Clamp]以表格形式列出I-V數(shù)據(jù)顯示數(shù)字緩沖器的靜電放電(ESD)設備行為。[Power_Clamp]表示以VDD為基準的ESD接地位表示器件的整體行為GND為基準的ESD裝置的整體行為。

在LTspice中，I-V可使用數(shù)據(jù).DC SPICE測量命令/指令。DOUT用圖4所示的設置測量1的接地夾位。該設置采用適當?shù)碾娫措妷簩⒃撛O備配置為高阻模式(見表5)。可以保證ESD設備與核心電路隔離。VSWEEP是以GND基準掃描電壓。使VSWEEP確保只顯示基準電壓接地GND箝位ESD設備的特點。

根據(jù)IBIS除電壓軌外，規(guī)格應掃描(最好是從-VDD到2 × VDD）的I-V本例從數(shù)據(jù)–1.8 V到 3.6 V。通過直接執(zhí)行此操作，掃描VDD外部電壓將打開電源位ESD器件。為了避免這種情況，首先是–1.8 V至 1.8 V范圍內掃描VSWEEP，用外推法加3.6 V數(shù)據(jù)點。這種方法適用于所有I-V數(shù)據(jù)集。

另外，請注意一切I-V數(shù)據(jù)集最多只接受100個數(shù)據(jù)點。若數(shù)據(jù)點超過此數(shù)，則在ibischk在分析器測試中會提示錯誤。.DC命令的增量使得到的數(shù)據(jù)點小于或等于99。這是為了容納2 × VDD額外數(shù)據(jù)點的外推。

直流掃描時，模擬中可能會出現(xiàn)非常大的反向電流。為了解決這個問題，從近似二極管勢壘電位(-0.7 V)設置為VDD ( 1.8 V)。然后將數(shù)據(jù)外推到符合要求–VDD至2 × VDD I-V數(shù)據(jù)。另一種方法是使用小電阻Rser與VSWEEP限制極端電流的串聯(lián)。

圖4 ADxxxx DOUT接地鉗位設置

單擊操作按鈕，LTspice模擬開始運行。正在評估DOUT所以目標節(jié)點是Ix(U1:DOUT1)。盡管從技術角度來看I(VSWEEP)也是對的，但是IBIS模型需要Ix(U1:DOUT1)電流極性。這是為了盡量減少I(VSWEEP)進一步格式化數(shù)據(jù)，使其適合模型。結果應該。模擬完成后，單擊結果窗口保存數(shù)據(jù)，然后單擊文件 -> 將數(shù)據(jù)導出為文本。導航至要保存的目錄，單擊受測節(jié)點，然后單擊OK（）。

圖5 接地夾位仿真結果

圖6 將模擬數(shù)據(jù)導出為文本

[Power_Clamp]因此，掃描電壓類似于接地位置設置VSWEEP以VDD為基準。設置和結果。

圖7 ADxxxx OUT電源位置設置及結果

[下拉]和[上拉]

圖8 I-V關鍵字結構概念圖

圖8顯示了I-V關鍵字結構概念圖。[下拉]和[上拉]表示緩沖器中上拉和下拉元素的行為。以圖表的形式表示，它們看起來像MOSFET的I-V特征曲線。在提取[下拉]和[上拉]數(shù)據(jù)時，了解如何通過設備的真值表控制從輸出引腳輸出的信號是非常重要的。設置和提取[下拉]和[上拉]數(shù)據(jù)[GND_Clamp]和[Power_Clamp]類似，即DOUT引腳使能，不處于高阻模式。

提取[下拉]數(shù)據(jù)，DOUT引腳應設置為邏輯0輸出或0 V。因此，必須設置適當?shù)碾娫措妷骸N引腳施加1.8 V等效邏輯高壓，使其能夠DOUT1引腳，對DIN邏輯0或0 V，將DOUT引腳設置為邏輯0輸出。可通過真值表(表5)確認。

圖9 ADxxxx OUT1下拉設置

圖10 ADxxxx OUT1下拉圖

類似于放大[下拉]數(shù)據(jù)MOSFET的I-V特征曲線，。

圖11 ADxxxx DOUT下拉圖(縮放視圖)

保存下拉數(shù)據(jù)時，請注意它構成[GND_Clamp]以及[下拉]的總電流。圖12可以更好地說明這一點。需要刪除[GND_Clamp]只需從[下拉]保存數(shù)據(jù)中逐步減去組件。為簡化此操作，[GND_Clamp]電壓增量、開始電壓和結束電壓必須與[下拉]直流分析相同。

圖12 下拉保存數(shù)據(jù)的實際電流

獲取上拉數(shù)據(jù)的設置。提供適當?shù)碾娫措妷篋OUT1設置為邏輯1 (1.8 V)。這將確保激活/打開上拉元件。VSWEEP也在–1.8 V至 1.8 V范掃描周圍，以及VDD以這種方式連接為基準。VSWEEP，可以防止用戶格式化數(shù)據(jù)符合要求IBIS規(guī)范。

圖13 ADxxxx DOUT上拉設置及結果

像[下拉]一樣，保存的[上拉]數(shù)據(jù)來自[Power_ Clamp]以及[上拉]總電流的結果。因此，用戶需要逐步從保存的[上拉]數(shù)據(jù)中刪除數(shù)據(jù)[Power_Clamp]如果它們的直流掃描參數(shù)相同，組件很容易完成。提醒大家，對于所有的組件，I-V使用相同的直流掃描參數(shù)進行數(shù)據(jù)測量。

圖14 保存的[上拉]數(shù)據(jù)的實際電流

[C_comp]

[C_comp]關鍵字代表緩沖器的電容器，其最小、典型和最大角值不同。它是晶體管和裸片的電容器，不同于包裝電容器。可以通過兩種方式提取[C_comp]。當引腳由交流電壓供電時，方程1中的公式或方程2中的公式可以用來計算。

其中：

PLX代理■ ImIac：被測電流的虛值

■ F：交流電源的頻率

■ VAC：交流電源的范圍

使用LTspice進行C_Comp提取

，緩沖電容器電容可以通過提供交流電壓和頻率掃描來提取。由于提供了交流電壓，因此需要測量電流的實際和虛擬部分。當使用交流電壓供電時，必須反轉電流的極性來測量緩沖器的輸入電流值。測量輸出緩沖器電容時，圖15所示的唯一變化是將交流電源連接到輸出引腳。

圖15 ADxxxx C_comp提取設置

交流電壓的振幅值可以是任意值，但通常設置為1 V。它將按照SPICE頻率掃描指令。使用.AC當命令繪制波形時，默認設置為以波特模式顯示，單位為dB。電流值必須設置為笛卡爾模式，以便緩沖器電容公式可以直接處理。要檢查緩沖器的電容波形，用戶必須先右鍵單擊波形窗口，然后單擊添加布線，然后選擇測量的引腳。兩條線將顯示在波形圖窗口。

實線表示被測電流的實部，虛線表示被測電流的虛部。